吉首大學(xué)碩士研究生入學(xué)考試自命題考試大綱（復(fù)試科目）

考試科目名稱：數(shù)字電路

一、試卷結(jié)構(gòu)

1) 試卷成績(jī)及考試時(shí)間

本試卷滿分為 100 分，考試時(shí)間為 120 分鐘。

2)答題方式：閉卷、筆試

3)試卷內(nèi)容結(jié)構(gòu)

組合邏輯電路部分 40% 時(shí)序邏輯電路 40%

PLD&AD/DA 等其他內(nèi)

容部分 20%

4)題型結(jié)構(gòu)

a: 填空題、判斷題、簡(jiǎn)答題和畫(huà)圖題目 60 分

b: 分析、計(jì)算題 40 分

二、考試內(nèi)容與考試要求

考試要求：

《數(shù)字電路》課程考試旨在重點(diǎn)考察對(duì)邏輯代數(shù)基礎(chǔ)知識(shí)、數(shù)字電路的概念、

原理、電路功能等的理解情況以及分析設(shè)計(jì)電路的方法、能力。按照教學(xué)大綱的

要求，具體考核要求分為掌握、理解和了解三個(gè)層次：

掌握：要求考生能夠全面、深入理解和熟練應(yīng)用的內(nèi)容，并能夠綜合運(yùn)用多

個(gè)知識(shí)點(diǎn)分析、設(shè)計(jì)和解答與應(yīng)用相關(guān)的問(wèn)題，能夠舉一反三，是重點(diǎn)考試內(nèi)容。

理解：要求考生能夠較好地理解所學(xué)內(nèi)容，并且能夠進(jìn)行簡(jiǎn)單分析和判斷，

也是考試內(nèi)容。

了解：對(duì)要求了解的內(nèi)容，在考試中占較小比例，不超過(guò) 5%。

考試內(nèi)容：1、邏輯代數(shù)基礎(chǔ)

（1）理解邏輯變量與邏輯函數(shù)、基本邏輯運(yùn)算及常用的邏輯運(yùn)算、邏輯函

數(shù)的最簡(jiǎn)表達(dá)式、真值表、邏輯函數(shù)的最小項(xiàng)、邏輯函數(shù)的最小項(xiàng)表達(dá)式及卡諾

圖的基本概念。

（2）理解編碼、8421BCD 碼的含意，邏輯函數(shù)的基本公式、常用公式和定

理。

（3）掌握二進(jìn)制表示及轉(zhuǎn)換，會(huì)用公式法和卡諾圖法將邏輯函數(shù)化簡(jiǎn)為最

簡(jiǎn)與或表達(dá)式。對(duì)含有約束項(xiàng)的邏輯函數(shù)進(jìn)行卡諾圖化簡(jiǎn)。

2、基本門電路

（1）了解二極管、三極管的開(kāi)關(guān)特性，用分立元件構(gòu)成的與門、或門、非

門、與非門、或非門電路的基本原理。

（2）掌握與門、或門、非門、與非門、或非門、異或門、同或門與或非門

等的功能、真值表及符號(hào)。

（3）了解 TTL 集成電路、CMOS 集成電路以及 ECL 等的特點(diǎn)，常用集成

電路系列產(chǎn)品及其特性。常用集成門電路芯片功能、引腳定義及使用。

（4）理解 TTL 集成門電路及 CMOS 門電路（TTL 和 CMOS 與非門、或非

門集電極開(kāi)路 OC 門、三態(tài)門和 CMOS 非門，CMOS 傳輸門等）的工作原理。

（5）了解電壓傳輸特性曲線、輸入特性曲線、輸出特性曲線、輸入端負(fù)載

特性各個(gè)特性參數(shù)、驅(qū)動(dòng)能力、抗干擾能力的含義。會(huì)利用常用集成門電路芯片，

構(gòu)成簡(jiǎn)單的邏輯電路。

3、組合邏輯電路

（1）了解組合邏輯電路與時(shí)序邏輯電路在概念上的區(qū)別。

（2）掌握組合邏輯電路的分析方法。

（3）了解常用集成組合邏輯電路的功能、引腳定義及使用。

（4）理解編碼器、譯碼器、全加器、比較器、數(shù)據(jù)選擇器的基本原理、邏

輯符號(hào)、真值表。

（5）掌握用基本門電路即小規(guī)模集成電路 SSI 設(shè)計(jì)組合邏輯電路和用中規(guī)

模集成電路 MSI 設(shè)計(jì)組合邏輯電路的方法。

4、觸發(fā)器（1）了解觸發(fā)器的分類、基本 RS 觸發(fā)器、同步 RS 觸發(fā)器，主從結(jié)構(gòu)的觸

發(fā)器和維持阻塞等邊沿觸發(fā)器的電路結(jié)構(gòu)、工作原理和動(dòng)作特點(diǎn)。

（2）理解 RS 型觸發(fā)器、D 型觸發(fā)器、T(T′)型觸發(fā)器和 JK 型觸發(fā)器的邏輯

功能和描述方法、各種觸發(fā)器之間的相互轉(zhuǎn)換。

（3）掌握用各種觸發(fā)器構(gòu)成簡(jiǎn)單的邏輯電路的方法。

5、時(shí)序邏輯電路

（1）了解寄存器的分類。常用集成寄存器芯片的功能、引腳定義及使用。

（2）理解數(shù)據(jù)寄存器、移位寄存器的功能、原理、邏輯符號(hào)、真值表、波

形圖。

（3）了解寄存器構(gòu)成簡(jiǎn)單邏輯電路的方法。

（4）了解計(jì)數(shù)器分類，常用集成計(jì)數(shù)器功能、引腳、使用。

（5）理解異步二進(jìn)制計(jì)數(shù)器、同步二進(jìn)制計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器分析方

法和原理、邏輯符號(hào)、真值表、波形圖。

（6）掌握同步時(shí)序邏輯電路、異步時(shí)序邏輯電路的分析方法。

（7）掌握一般同步時(shí)序電路、異步時(shí)序邏輯電路的設(shè)計(jì)方法。

6、存儲(chǔ)器與可編程邏輯器件

（1）了解 PLD 的基本結(jié)構(gòu)、分類、特點(diǎn)，PLD 的開(kāi)發(fā)過(guò)程。

（2）理解 PAL 的結(jié)構(gòu)、原理。

7、脈沖波形的變換與產(chǎn)生

（1）了解脈沖信號(hào)波形的特性參數(shù)，單穩(wěn)態(tài)電路的分類，集成單穩(wěn)態(tài)觸發(fā)

器功能、引腳、波形圖。

（2）理解微分型單穩(wěn)電路的原理。

（3）了解集成施密特觸發(fā)器功能、引腳、波形圖。

（4）了解多諧振蕩器的分類和環(huán)行多諧振蕩器、石英晶體多諧振蕩器原理。

（5）掌握 555 定時(shí)器的電路組成和功能，掌握用 555 定時(shí)器構(gòu)成的單穩(wěn)、

多諧、施密特電路的波形和參數(shù)計(jì)算。

8、數(shù)/模和模/數(shù)轉(zhuǎn)換

（1）了解 ADC 和 DAC 的功能、主要類型、主要參數(shù)及應(yīng)用。

（2）掌握 D/A 和 A/D 轉(zhuǎn)換的基本概念和轉(zhuǎn)換原理。三、參考書(shū)目

1. 閻石主編,《數(shù)字電子技術(shù)基礎(chǔ)》第 5 版. 高等教育出版社，2006 年 5 月。

2. 康華光主編,《電子技術(shù)基礎(chǔ)（數(shù)字部分）》第 5 版. 高等教育出版社，2006

年 1 月。

添加吉首大學(xué)學(xué)姐微信，或微信搜索公眾號(hào)“考研派小站”，關(guān)注[考研派小站]微信公眾號(hào)，在考研派小站微信號(hào)輸入[吉首大學(xué)考研分?jǐn)?shù)線、吉首大學(xué)報(bào)錄比、吉首大學(xué)考研群、吉首大學(xué)學(xué)姐微信、吉首大學(xué)考研真題、吉首大學(xué)專業(yè)目錄、吉首大學(xué)排名、吉首大學(xué)保研、吉首大學(xué)公眾號(hào)、吉首大學(xué)研究生招生）]即可在手機(jī)上查看相對(duì)應(yīng)吉首大學(xué)考研信息或資源。